Modeling and Analysis of Noise and Interconnects for On-Chip Communication Link Design

Doria

Julkaisun pysyvä osoite on http://urn.fi/URN:ISBN:978-951-29-4767-6

Näytä kaikki kuvailutiedot

Näytä kaikki kuvailutiedot

Viite kuuluu kokoelmiin: